chip area中文

• 基片面積
• 排屑槽
• 切屑通道

• "chip" 中文翻譯 :    n. (摔跤時)用絆腿把對方摔倒的一種技巧。 vt. ( ...
• "area" 中文翻譯 :    n. 1.面積；平地；地面。 2.空地；〔英國〕地下室前 ...
• "chip cross sectional area" 中文翻譯 :    切屑橫截面面積
• "chip mounting area" 中文翻譯 :    芯片安裝面積
• "silicon chip area" 中文翻譯 :    硅芯片面積
• "cross sectional area of the uncut chip" 中文翻譯 :    切削面積
• "cross-sectional area of the uncut chip" 中文翻譯 :    切削面積
• "lanc local area network chip" 中文翻譯 :    局域網芯片
• "chip" 中文翻譯 :    n. 1.碎片，削片，薄片；碎屑；薄木片；無價值的東西。 2.(陶器等的)缺損(處)。 3.(賭博用)籌碼；〔pl.〕〔英俚〕錢。 4.〔pl.〕〔口語〕炸馬鈴薯片。 5.(作燃料的)干牛[馬]糞。 6.集成電路唱片[塊]。 7.〔口語〕小粒金剛石[水晶]。 a chip of [off] the old block (脾氣等)完全像父親的兒子；一家的典型人物。 (as) dry as a chip 枯燥無味的。 buy chips 投資。 cash [pass] in one's chips 把籌碼兌現；〔俚語〕死。 chip in porridge [pottage, broth] 無關重要的東西，可有可無的東西。 do not care a chip for 毫不介意。 have a chip on one's shoulder 〔美俚〕盛氣凌人；好打架；好爭吵。 have one's chips on 孤注一擲。 in the chips 〔美俚〕有錢的。 let the chips fall where they may 不管后果如何。 when the chips are down [get on the line] 萬不得已的時候，緊急時候。 vt. (-pp-) 1.切，削，鑿，刻。 2.把…削成薄片；弄缺(刀口，瓷器等)。 3.〔口語〕戲弄；挖苦。 4.(雞雛等)啄碎(蛋殼)。 vi. 1.出現缺口。 2.碎裂，瓦解，破碎 (off)。 chip at 對準…打，謾罵。 chip in 〔口語〕插嘴，加入(打架等)；捐助；拿錢賭 (They all chipped in to buy it. 大家都要買了)。 chip off 切下來，削下來。 n. (摔跤時)用絆腿把對方摔倒的一種技巧。 vt. (-pp-) (用絆腿)摔倒(對方)。
• "chip at" 中文翻譯 :    拿取笑
• "chip in" 中文翻譯 :    插嘴, 捐助, 下賭注; 近擊入穴; 近穴擊入; 捐獻錢財; 下注
• "on chip" 中文翻譯 :    片上; 片裝
• "on-chip" 中文翻譯 :    片上；芯片上
• "a chip in broth" 中文翻譯 :    可有可無的東西, 無關緊要的東西
• "a chip in porridge" 中文翻譯 :    無關緊要之物
• "a chip in pottage" 中文翻譯 :    可有可無的東西, 無關緊要的東西
• "a chip on one" 中文翻譯 :    肩頭的木片（自卑感，因為自卑而愛找別人麻煩; 喜歡向人挑釁）
• "abrasive chip" 中文翻譯 :    拋磨塊
• "airplanes-on-a-chip" 中文翻譯 :    芯片飛機
• "analog chip" 中文翻譯 :    模擬集成電路; 模擬芯片
• "anvil chip" 中文翻譯 :    測砧片
• "array chip" 中文翻譯 :    陣列式芯片
• "as dry as a chip" 中文翻譯 :    枯燥的
• "bare chip" 中文翻譯 :    裸片; 裸芯片
• "bargain chip" 中文翻譯 :    談判的籌碼

• The chipped area is not between the lugs of adjacent positive and negative plates .
  破碎部分不在相鄰的正負極耳之間。
• Its circuit structure is very complex and its chip area is restricted severely by the client
  其電路結構十分復雜，而且客戶又對版圖面積做了詳細的規定。
• The chip area and power savings of not implementing floating - point in hardware can be critical in embedded microprocessors
  在嵌入式微處理器中，硬件中省去浮點（支持）而為實現帶來的芯片面積和功率的減少是至關重要的。
• The dual mode transmitter can be configured in voltage mode supporting 12mbp / s data rate or current mode supporting 480mbp / s data rate . it reduces greatly the chip area resulting from this architecture
  雙模發送器的設計，采用電壓模式和電流模式實現了全速( 12mbp s )和高速( 480mbp s )模式的兼容，取代了傳統的全速和高速發送器分開設計的模式，大大節省了芯片的面積。
• Since the multiplication calculation cost more chip area than add calculation and the floationg - point calculations are not efficiently implemented in custom hardware they were replaced by scaled fixed - point approximations . also the jpeg coding algorithm requires a substantial amount of memory
  本設計只在dct變換部分實現了必要數目的乘法器，通過采用特定的量化表避免了在量化模塊中進行除法運算，大大減少了乘法器的數量。
• Circuit design is the basis of design of demultiplexer . speed , power and chip area are the main factors that should be considered in circuit design . every circuit structure has its merits and drawbacks , e . g . cmos logic family has a slower speed , but lower power , smaller area , scfl ( source couple fet logic ) family has a higher speed , but higher power , larger area . we should choose a proper circuit structure or their mixed structure for certain design to get a good tradeoff among the three factors . flip - flop is the fundamental element of demultiplexer , setup time and hold up time are key factors , which influence the speed of circuit , thus the design aim is how to reduce them . in this thesis we place emphasis on the design of scfl latches
  速度、功耗、面積是電路設計要考慮的主要因素，不同的電路形式具有不同的優缺點，如cmos互補邏輯電路功耗低，面積小，速度相對較慢； scfl (源極耦合fet邏輯)電路速度高，功耗和面積較大。所以要針對具體設計需要選用適當的電路形式或其組合結構，以滿足設計要求。觸發器是分接器的基本組成單元，建立時間和保持時間是影響電路速度的關鍵，所以減小建立時間和保持時間是觸發器設計的主要目標，本文著重介紹了scfl鎖存器的設計和優化方法。
• At the logic synthesis stage , we make some research on the principles of logic synthesis at first , then by utilizing tsmc0 . 25um process , choosing the worst case that the workable temperature can be high to 125 degrees centigrade and the supply voltage is as low as 2 . 25v , and introducing the wireload library for effectively simulating delay and power consumption of wire connection , and taking the same clocks as in simulation , the critical path is 15 . 3ns and the chip area is 0 . 395mm2
  在進行邏輯綜合時首先對邏輯綜合的原理作了一定的了解，然后利用tsmc的0 . 25 m的工藝庫，工作電壓為2 . 25v ，工作溫度最高可達到125攝氏度的最壞情況下，進行邏輯綜合時引入了wireload庫以便有效的模擬連線所引起的延遲及功耗，采用與模擬時相同的時鐘，關鍵路徑為15 . 3ns ，芯片面積為0 . 395mm ~ 2 。
• Firstly , based on conventional vq , a fast algorithm named equal - sum block - extending nearest neighbor search ( ebnns ) is presented , which not only can achieve the reconstructed image of full search algorithm but also can greatly reduce both the codeword search ratio and chip area . in order to improve coding efficiency , a new algorithm called correlation - inheritance coding is proposed , which is embedded in conventional vq system to improve compression ratio by re - encoding the indexes
  首先，在普通矢量量化基礎上提出了等和值塊擴展最近鄰快速碼字搜索算法( ebnns ) ，該算法在圖像畫質達到窮盡搜索算法的前提下，大大降低了碼字搜索率和硬件實現面積；為了提高編碼效率，在相關性編碼方面，提出了相關繼承編碼算法，對普通矢量量化后的編碼索引進行無損重編碼。
• The hspice simulation result shows a temperature coefficient of 11 ppm / " c from - 40 ? to 100 ' c and output voltage variation of 1mv for supply voltage range from 8 v to 18 v . due to novel curvature compensation , the circuit structure of the proposed reference is simple and both chip area and power consumption are small
  Hspice仿真結果顯示：該基準源在- 40 100的溫度變化范圍內，具有11ppm的低溫度系數；當電源電壓在8 18v變化時，輸出電壓變化量僅為1mv ；并且電路結構簡單，具有較小的芯片面積和功耗。

• chip area 意味
• chip area перевод
• chip area là gì
• chip areaとは意味：《電》チップ面積｛めんせき｝